(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2003-229566

(P2003-229566A)

(43)公開日 平成15年8月15日(2003.8.15)

(51) Int.Cl.7		識別記号		FΙ			;	テーマコード(参考)
H01L	29/47			H01	L 29/78		655A	4 M 1 0 4
	21/338						657B	5 F O 3 8
	21/822				29/48		F	5 F O 4 8
	21/8236				29/80		P	5 F 1 0 2
	27/04						E	
			審査請求	未請求	請求項の数28	OL	(全 24 頁)	最終頁に続く

(21)出願番号 特願2002-247518(P2002-247518)

(22)出願日 平成14年8月27日(2002.8.27)

(31)優先権主張番号 特顧2001-361184(P2001-361184)

(32)優先日 平成13年11月27日(2001.11.27)

(33)優先権主張国 日本(JP)

(71)出願人 000005290

古河電気工業株式会社

東京都千代田区丸の内2丁目6番1号

(72)発明者 吉田 清輝

東京都千代田区丸の内2丁目6番1号 古

河電気工業株式会社内

(74)代理人 100090022

弁理士 長門 侃二 (外1名)


最終頁に続く

(54) 【発明の名称】 電力変換装置及びそれに用いるGaN系半導体装置

(57)【要約】

【課題】 安定動作を保証する高い信頼性と高い効率を備えた電力変換装置及びそれを実現するために用いる構成部品としてのGaN系半導体装置を提供することを目的とする。

【解決手段】 スイッチング素子としてのパワーFET 10のソース・ドレイン間に、保護素子としてのGaN 系ショットキーダイオード20が接続されている。この GaN系ショットキーダイオード20では、アンドープ のGaN層23上にアンドープのA1GaN層24が形成されている。A1GaN層24に隣接して、n型GaN層26がGaN層23上に形成されている。GaN層23とA1GaN層24とのヘテロ接合界面近傍に2次元電子ガスが発生している。n型GaN層26上にオーミック接触して、カソード電極27が形成され、A1GaN層24上にショットキー接触して、アノード電極28が形成されている。



【特許請求の範囲】

【請求項1】 電力変換回路を有する電力変換装置であって、

1

前記電力変換回路を構成するスイッチング素子の保護素子として、GaN系ショットキーダイオード又はGaN系電界効果トランジスタが用いられていることを特徴とする電力変換装置。

【請求項2】 前記スイッチング素子は、電界効果トランジスタ又は絶縁ゲート型バイポーラトランジスタである、請求項1記載の電力変換装置。

【請求項3】 前記電界効果トランジスタは、GaN系電界効果トランジスタであり、前記GaN系電界効果トランジスタに、前記GaN系ショットキーダイオードが内蔵されている、請求項2記載の電力変換装置。

【請求項4】 前記電力変換回路は、インバータ回路又はコンバータ回路である、請求項1記載の電力変換装置。

【請求項5】 電力変換装置の電力変換回路を構成するスイッチング素子の保護素子として使用され、オン電圧が1V以下、耐圧が300V以上のGaN系ショットキ 20 ーダイオードであることを特徴とするGaN系半導体装置。

【請求項6】 前記GaN系ショットキーダイオードは、基板と、前記基板上に形成されたアンドープの第1のIII-V族窒化物半導体層と、前記第1のIII-V族窒化物半導体層よりもバンドギャップの広いアンドープの第2のIII-V族窒化物半導体層と、前記第1のIII-V族窒化物半導体層と前記第2のIII-V族窒化物半導体層とのへテロ接合部に接続して前記第1のIII-V族窒化物半導体層とのに接合部に接続して前記第1のIII-V族窒化物半導体層と、前記第2のIII-V族窒化物半導体層と、前記第2のIII-V族窒化物半導体層上にショットキー接触して形成されたアノード電極と、前記第3のIII-V族窒化物半導体層上にオーミック接触して形成されたカソード電極と、を有する、請求項5記載のGaN系半導体装置。

【請求項7】 前記第2のIII-V族窒化物半導体層と前記アノード電極との間に、絶縁薄膜が形成されている、請求項6記載のGaN系半導体装置。

【請求項8】 前記GaN系ショットキーダイオードは、基板と、前記基板上に形成され、表面の一部が凸部形状をなすIII-V族窒化物半導体層と、前記III-V族窒化物半導体層の凸部の上面にショットキー接触する第1のアノード電極と、前記III-V族窒化物半導体層の凸部の側面にショットキー接触すると共に、前記第1のアノード電極に電気的に接続する第2のアノード電極と、を有し、前記第1のアノード電極と前記III-V族窒化物半導体層との間に生じるショットキーバリアが、前記第2のアノード電極と前記III-V族窒化物半導体層との間に生じるショットキーバリアトリカルカンと、請求項55記載

のGaN系半導体装置。

【請求項9】 前記III-V族窒化物半導体層のキャリア 濃度は、2×10¹⁷ c m⁻³以下である、請求項8記載の G a N系半導体装置。

【請求項10】 前記第1のアノード電極と前記III-V 族窒化物半導体層との間に生じるショットキーバリア は、0.8 e Vより低く、前記第2のアノード電極と前記III-V族窒化物半導体層との間に生じるショットキーバリアは、0.8 e Vより高い、請求項8記載のGaN 34等体装置。

【請求項11】 前記III-V族窒化物半導体層の凸部の側面と前記第2のアノード電極との間に、前記III-V族窒化物半導体層よりもバンドギャップエネルギーの大きいIII-V族窒化物半導体層が形成されている、請求項8記載のGaN系半導体装置。

【請求項12】 前記III-V族窒化物半導体層の凸部の側面と前記第2のアノード電極との間に、アンドープのIII-V族窒化物半導体層が形成されている、請求項8記載のGaN系半導体装置。

【請求項13】 前記基板は、絶縁性又は半絶縁性の基板であり、前記III-V族窒化物半導体層にオーミック接触してカソード電極が形成されている、請求項8記載のGaN系半導体装置。

【請求項14】 前記III-V族窒化物半導体層と前記カ ソード電極との間に、前記III-V族窒化物半導体層より も導電性の高いIII-V族窒化物半導体層が形成されてい る、請求項13記載のGaN系半導体装置。

【請求項15】 前記基板は、導電性の基板であり、前記基板の裏面にオーミック接触してカソード電極が形成されている、請求項8記載のGaN系半導体装置。

【請求項16】 前記III-V族窒化物半導体層の表面の複数箇所が凸部形状をなし、前記第1のアノード電極が前記III-V族窒化物半導体層の複数個の凸部のそれぞれの上面にショットキー接触して形成され、前記第2のアノード電極が前記III-V族窒化物半導体層の複数個の凸部のそれぞれの側面にショットキー接触して形成されている、請求項8記載のGaN系半導体装置。

【請求項·17】 前記III-V族窒化物半導体層の凸部の幅が、5 n m以上で10 μ m以下である、請求項8記載40 のGaN系半導体装置。

【請求項18】 前記スイッチング素子は、GaN系電界効果トランジスタであり、前記GaN系電界効果トランジスタと前記GaN系ショットキーダイオードとが同一の基板上に集積されている、請求項5記載のGaN系半導体装置。

ード電極に電気的に接続する第2のアノード電極と、を 有し、前記第1のアノード電極と前記III-V族室化物半 導体層との間に生じるショットキーバリアが、前記第2 のアノード電極と前記III-V族窒化物半導体層との間に 生じるショットキーバリアよりも小さい、請求項5記載 50 形成された、前記第1のIII-V族窒化物半導体層よりも バンドギャップの広いアンドープの第2のIII-V族窒化 物半導体層と、前記第2のIII-V族窒化物半導体層に隣 接して前記第1のIII-V族窒化物半導体層上に形成され た2つのn型の第3のIII-V族窒化物半導体層と、前記 2つのn型の第3のIII-V族窒化物半導体層上にそれぞ れオーミック接触して形成されたソース・カソード兼用 電極及びドレイン電極と、前記2つのn型の第3のIII-V族窒化物半導体層に挟まれた前記第2のIII-V族窒化 物半導体層上にショットキー接触して形成されたゲート 電極と、前記ソース・カソード兼用電極を間に挟んで前 10 記ゲート電極の反対側の前記第2のIII-V族窒化物半導 体層上にショットキー接触して形成されたアノード電極 と、を有する、請求項18記載のGaN系半導体装置。

【請求項20】 前記第2のIII-V族窒化物半導体層と 前記アノード電極との間及び前記第2のIII-V族窒化物 半導体層と前記ゲート電極との間に、それぞれ絶縁薄膜 が形成されている、請求項19記載のGaN系半導体装

【請求項21】 電力変換装置の電力変換回路を構成す るスイッチング素子の保護素子として使用され、オン電 20 圧が1V以下、耐圧が300V以上のGaN系電界効果 トランジスタであることを特徴とするGaN系半導体装

【請求項22】 前記GaN系電界効果トランジスタ は、導電性の基板と、前記基板上に形成され、表面の一 部が凸部形状をなすIII-V族窒化物半導体層と、前記II I-V族窒化物半導体層の凸部の上面にオーミック接触し て形成されているソース電極と、前記III-V族窒化物半 導体層の凸部の側面にショットキー接触して形成されて いるゲート電極と、前記基板の裏面にオーミック接触し 30 て形成されているドレイン電極と、を有する、請求項2 1記載のGaN系半導体装置。

【請求項23】 前記III-V族窒化物半導体層のキャリ ア濃度は、2×10¹⁷ c m⁻³以下である、請求項22記 載のGaN系半導体装置。

【請求項24】 前記III-V族窒化物半導体層の凸部の 側面と前記ゲート電極との間に、前記III-V族窒化物半 導体層よりもバンドギャップエネルギーの大きいIII-V 族窒化物半導体層が形成されている、請求項22記載の GaN系半導体装置。

【請求項25】 前記III-V族窒化物半導体層の凸部の 側面と前記ゲート電極との間に、アンドープのIII-V族 窒化物半導体層が形成されている、請求項22記載のG a N系半導体装置。

【請求項26】 前記III-V族窒化物半導体層と前記ソ ース電極との間に、前記III-V族窒化物半導体層よりも 導電性の高いIII-V族窒化物半導体層が形成されてい る、請求項22記載のGaN系半導体装置。

【請求項27】 前記III-V族窒化物半導体層の凸部の 幅は、5 n m以上で10 μ m以下である、請求項22記 50 温動作や大電流動作が可能であることが知られており、

載のG a N系半導体装置。

【請求項28】 前記電力変換回路は、インバータ回路 又はコンバータ回路である、請求項5又は21記載のG a N系半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電力変換回路を有 する電力変換装置及びその電力変換回路に用いるGaN 系半導体装置に関する。

[0002]

【従来の技術】電力変換装置の電力変換回路に組み込ま れるスイッチイング素子は、数W以上の電力を扱うこと が必要であることから、従来はバイポーラトランジスタ を使用することが主流であった。しかし、その後、大電 力を扱うFET(Field EffectTransistor;電界効果ト ランジスタ) が開発され、パワーMOSFET (Metal0 xide Semiconductor FET) が広く使用されるようになっ た。或いは、バイポーラトランジスタとMOSFETと を複合した I G B T (Insulated Gate BipolarTransist or; 絶縁ゲート型のバイポーラトランジスタ) も、バイ ポーラトランジスタと同様に高電圧での高速動作が可能 であり、MOSFETと同様にオン抵抗が低いことか ら、スイッチイング素子として使用されている。

【0003】ところで、このようなパワーMOSFET 等においては、寄生バイポーラトランジスタ効果を除去 するためや、動作瞬時の突入電流又はサージ電圧の印加 による素子破壊を防止するために、保護素子を組み込む ことが必要である。例えば最も一般的なSi系MOSF ETにおいては、通常、pn接合を用いたツェナーダイ オードが保護素子として内蔵されている。

[0004]

【発明が解決しようとする課題】しかし、上記した従来 の保護素子として用いるpn接合構造のツェナーダイオ ードは、オン抵抗が10mΩcm²程度と高いため、順 方向の立ち上がりのオン電圧が1.2~1.5 V程度に 高くなる一方、耐圧は100V程度と低い。このため、 電力変換装置の電力変換回路を構成するスイッチング素 子としてオン電圧の低いMOSFETを使用する場合 に、その保護素子として上記したpn接合構造のツェナ 40 ーダイオードを組み込むと、次のような問題が生じた。 【0005】即ち、保護素子の耐圧が低く、オン電圧が 高いため、MOSFETの動作瞬時の突入電流又はサー ジ電圧に充分耐えることができなかったり、またサージ 電圧が印加した際に発熱が生じて、保護素子が働く前に MOSFETが破壊されたりして、電力変換装置の安定 動作を保証することができず、信頼性が低下した。ま た、MOSFETの低オン電圧動作ができなくなって、 高損失となり、電力変換装置の効率が低下した。

【0006】一方、GaN系FETは、耐圧が高く、高

GaN系半導体材料を用いた各種デバイスの開発研究が 進められている。しかし、現在までのところ、GaN系 半導体装置を組み込んで電力変換装置を構成するという 事例は知られていない。本発明は、従来の上記した問題 を考慮してなされたものであって、GaN系半導体材料 の特性を活かすことにより、安定動作を保証する高い信 類性と高い効率を備えた電力変換装置及びそれを実現す るために用いる構成部品としてのGaN系半導体装置を 提供することを目的とする。

[0007]

【課題を解決するための手段】上記した目的を達成するために、本発明においては、電力変換回路を有する電力変換装置であって、電力変換回路を構成するスイッチング素子の保護素子として、GaN系ショットキーダイオード又はGaN系FETが用いられていることを特徴とする電力変換装置が提供される。

【0008】また、本発明においては、電力変換装置の電力変換回路を構成するスイッチング素子の保護素子としてに使用され、オン電圧が1V以下、耐圧が300V以上のGaN系ショットキーダイオードであることを特 20 徴とするGaN系半導体装置が提供される。また、本発明においては、電力変換装置の電力変換回路を構成するスイッチング素子の保護素子としてに使用され、オン電圧が1V以下、耐圧が300V以上のGaN系FETであることを特徴とするGaN系半導体装置が提供される。

[0009]

【発明の実施の形態】以下、本発明の実施の形態について添付図面を参照しつつ説明する。なお、各実施の形態において共通する構成要素には同一の符号を付して説明 30を省略する。

(第1の実施形態)本実施形態は、図1 (a)に示されるように、電力変換装置の電力変換回路を構成するスイッチング素子として、パワーFET10を用い、このパワーFET10の保護素子として、GaN系ショットキーダイオード20を用いたものである。具体的には、パワーFET10のソース・ドレイン間に、GaN系ショットキーダイオード20が接続されている。

【0010】ここで、パワーFET10は、Si系MO SFETであってもよいし、GaN系MISFET (Me 40 tal Insulator Semiconductor FET) 又はGaN系ME SFET (Metal Semiconductor FET) であってもよい。また、GaN系ショットキーダイオード20は、図1 (b) に示されるように横型の構造をなしている。即ち、例えば絶縁性又は半絶縁性のサファイア基板21上に、GaNバッファ層22を介して、III-V族窒化物半導体層であるアンドープのGaN層23が形成され、このGaN層23上に、GaN層23よりもバンドギャップの広いIII-V族窒化物半導体層であるアンドープのAlGaN層24が形成されている。また、GaN層2350

とAIGaN層24とのヘテロ接合部に接続して、n型GaN層26がGaN層23上に形成されている。そして、GaN層23とAIGaN層24とのヘテロ接合面近傍には、2次元電子ガスが発生している。また、n型GaN層26上にオーミック接触して、カソード電極27が形成されている。また、AIGaN層24上にショットキー接触して、アノード電極28が形成されている。

【0011】次に、図1 (b) のGaN系ショットキー 10 ダイオード20の製造方法の一例について、図2 (a) ~ (d) を用いて説明する。先ず、サファイア基板21 上に、例えば超真空成長装置を用いたガスソースMBE (Molecular Beam Epitaxy;分子線エピタキシャル成 長) 法により、成長温度640℃で一連の結晶成長を行 う。

【0013】なお、この一連の結晶成長の際に、ガスソースMBE法の代わりに、MOCVD (Metal Organic Chemical Vapor Deposition; 有機金属化学気相成長) 法やハライド気相成長法等を用いてもよい。次いで、この第1の中間体を超真空成長装置から一旦取り出した後、例えばプラズマCVD (Chemical Vapor Deposition; 化学的気相成長)装置を用いて、AlGaN層24上に、SiOz膜を形成する。なお、このSiOz膜の代わりに、SiNz膜を形成する。なお、このSiOz膜の代わりに、SiNz膜やAlN膜を形成してもよい。続いて、例えばBHFを用いたウエットエッチング法又はCF、を用いたドライエッチング法により、SiOz膜を選択的にエッチング除去して、所定の形状のSiOzパターン25を形成する。

【0014】続いて、例えばメタン系ガスを用いたECR (Electron Cyclotron Resonance;電子サイクロトロン共鳴)プラズマエッチング法又はRIBE (Reactive IonBeam Etching;反応性イオンビームエッチング)法により、SiO₂パターン25をマスクとして、A1GaN層24及びGaN層23の一部を順に選択的にエッチング除去する。こうして、GaN層23表面を露出させた第2の中間体を形成する(図2(b)参照)。

【0015】次いで、この第2の中間体を再び超真空成

長装置内に装填した後、SiOzパターン25をマスク とし、例えば分圧 6. 6 5×1 0⁻⁵ PaのGaと分圧 6. 65×10⁻⁴ PaのNH₃と分圧1. 33×10⁻⁸ PaのドーパントとしてのSiを用いて、5×1019c m⁻³程度の高濃度にSiを添加したn型GaN層26 を、露出するGaN層23上に選択的に成長させる。こ うして、AlGaN層24に隣接するn型GaN層26 をGaN層23上に選択成長させた第3の中間体を形成 する(図2(c)参照)。

【0016】次いで、この第3の中間体を超真空成長装 10 置から取り出した後、SiO₂パターン25を除去す る。続いて、第3の中間体の全面に、SiOz膜(図示 せず)を形成した後、フォトリソグラフィ技術とエッチ ング技術を用いて選択的にエッチング除去して、n型G a N層26を露出させるコンタクトホールを開口する。 そして、例えばArプラズマを用いたスパッタ蒸着法に より、TaSi及びAuを順に蒸着する。こうして、n 型GaN層26にオーミック接触するTaSi/Au積 層構造のカソード電極27を形成する。

【0017】同様にして、SiO₂膜を選択的にエッチ ング除去し、AIGaN層24を露出させるコンタクト ホールを開口した後、Ti、WSi及びAuを順に蒸着 する。こうして、A1GaN層24にショットキー接触 するTi/WSi/Au積層構造のアノード電極28を 形成する(図2(d)参照)。このような一連の工程を 経て、図1(b)に示すGaN系ショットキーダイオー ド20を作製する。

【0018】因みに、本発明者らが上記の製造方法に従 .って図1(b)に示すようなGaN系ショットキーダイ うな結果が得られた。即ち、GaN系ショットキーダイ オードの耐圧は600Vを超えた。また、オン抵抗は2 4 m Ω c m² 以下になり、順方向電圧は0.3 V付近か ら立ち上がった。また、電流は最大100Aまで流すこ とができた。

【0019】次に、図1 (a)、(b) に示したスイッ チング素子としてのパワーFET10及びその保護素子 としてのGaN系ショットキーダイオード20を用いた 電力変換回路を有する電力変換装置について説明する。 電力変換装置の電力変換回路としては、一般にインバー 40 タ回路又はコンバータ回路が用いられる。そして、電力 変換回路として実際に使用されるインバータ回路又はコ ンバータ回路は、その制御機能への種々の要求から極め て多用な回路構成をとる。そこで、ここでは、図3を用 いてインバータ回路を有する電力変換装置の一例を示 し、図4(a)~(d)を用いてコンバータ回路を有す る電力変換装置の数例を示す。

【0020】図3に示されるように、電力変換装置30 は、周波数50Hz又は60Hz、電圧100Vの交流 電源31と、この交流電源31から供給される交流を直 50 ¹⁸cm⁻³程度の高不純物濃度のn゚型GaN層43が積

流に整流する整流回路32と、この整流回路32からの 直流を周波数1k~24kHzの交流に変換するDC-ACインバータ回路33とを有し、このDC-ACイン バータ回路33からの交流が負荷Mに供給される。そし て、このDC-ACインバータ回路33を構成するスイ ッチング素子として、パワーFET10が用いられ、そ の保護素子として、GaN系ショットキーダイオード2 0が用いられている。

【0021】図4(a)~(d)に示されるように、電 力変換装置は、(a) Buck回路(降圧形)、(b) Boost回路(昇圧形)、(c)Boost-Buc k回路(昇降圧形)、(d) Cuk回路(昇降圧形)と それぞれ呼ばれるDC-DCコンバータ回路34a~3 4 dを有している。そして、各DC-DCコンバータ回 路34a~34dを構成するスイッチング素子として、 パワーFET10が用いられ、その保護素子として、G aN系ショットキーダイオード20が用いられている。 【0022】以上のように本実施形態では、電力変換装 置の電力変換回路であるDC-ACインバータ回路33 又はDC-DCコンバータ回路34a~34dにおける パワーFET10(スイッチング素子)の保護素子とし てGaN系ショットキーダイオード20が用いられ、こ のGaN系ショットキーダイオード20のオン電圧が 0. 3 V程度であることから、パワーFET 1 0 は少な くとも1 V以下の低オン電圧動作が容易に可能になる。 このため、損失を低下させて、高いインバータ効率又は コンバータ効率を達成することが可能になり、電力変換 装置の高効率化を実現することができる。

【0023】また、動作瞬時の突入電流又はサージ電圧 オードを試作して、その特性を測定したところ、次のよ 30 が印加する場合であっても、GaN系ショットキーダイ オード20が耐圧600V以上の保護素子として機能す ることから、パワーFET10が発熱によって破壊され ることを防止することが可能になる。このため、パワー FET10の安定動作を保証し、電力変換装置の信頼性 を高めることができる。

> 【0024】なお、本実施形態におけるGaN系ショッ トキーダイオード20は、A1GaN層24とゲート電 極28aとの間、又はA1GaN層24とアノード電極 28bとの間に、例えばSiO2又はSiN等からなる 厚さ10~24nmの極薄い絶縁膜を設けることが好ま しい。この場合、高耐圧下で大電流動作を行う場合であ っても、リーク電流の増大を抑制することができる。

> 【0025】(第2の実施形態)本実施形態は、第1の 実施形態におけるGaN系ショットキーダイオード20 の代わりに、図5に示される横型のGaN系ショットキ ーダイオード40を用いたものである。このGaN系シ ョットキーダイオード40では、例えば絶縁性又は半絶 緑性のサファイア基板41上に、厚さ50nmのGaN バッファ層42を介して、厚さ2000nm、5×10

層されている。n¹型GaN層43上には、表面の一部 が凸部形状に突出しているn型GaN層44が形成され ている。 n型G a N層 4 4 の不純物濃度は、 2 × 1 0¹⁷ cm⁻³程度の低濃度であり、その平坦部の厚さは500 nm、凸部の幅及び高さはそれぞれ2000nm及び2 000nmである。なお、n型GaN層44の不純物濃 度は2×10¹⁷ cm⁻³程度に限定する必要はなく、好ま しくは2×10¹⁷ c m⁻³以下であればよい。

【0026】また、n型GaN層44の平坦部の表面及 プエネルギーの大きい厚さ30nmのアンドープのA1 0.2 G a 0.8 N層 4 6 によって被覆されている。ここで、 n型GaN層44とAlo.2Gao.8N層46との接触部 はヘテロ接合をなすため、そのヘテロ接合面近傍には、 図中に破線で模式的に表した2次元電子ガスが発生す

【0027】また、n型GaN層44の凸部の上面にシ ョットキー接触して、第1のアノード電極としてのTi (チタン) 電極48が形成されている。Ti電極48と n型GaN層44との接触面には、0.3eVのショッ 20 トキーバリアが生じる。なお、第1のアノード電極をな す材質は、Tiに限定されない。例えばW(タングステ ン) やAg(銀) 等、n型GaN層8に対して0.8e Vより低いショットキーバリアを生じる金属であればよ い。

【0028】また、Ti電極48及びAlo.2Gao.8N 層46の上に、第2のアノード電極としてのPt (白 金)電極49が形成されている。このPt電極49は、 Ti電極48に電気的に接続していると共に、n型Ga N層44の凸部の側面にAlo.2Gao.8N層46を介し 30 てショットキー接触している。従って、ここでは、Pt 電極49はn型GaN層44に直接にはショットキー接 触していない。しかし、Pt電極49がn型GaN層4 4に直接にショットキー接触した場合には、その接触面 に1.0 e Vのショットキーバリアが生じる。なお、第 2のアノード電極をなす材質は、Ptに限定されない。 例えばNi (ニッケル) やPd (パラジウム) やAu (金) 等、n型GaN層44に対して0.8eVより高 いショットキーバリアを生じる金属であればよい。

【0029】そして、n型GaN層44の凸部の上面に 40 ショットキー接触しているTi電極48と、n型GaN 層44の凸部の側面にAlox Gaox N層46を介して ショットキー接触しているPt電極49とから、複合ア ノード電極50が構成されている。また、Pt電極4 9、Alo.2 Gao.s N層 4 6 及びn型Ga N層 4 4 の各 側面、並びにn'型GaN層43の表面は、SiO2膜 51によって被覆されている。SiOx 膜51に形成さ れた開口部を介して、n.型GaN層43上にオーミッ ク接触するTa-Si層からなるカソード電極52が形 成されている。

【0030】次に、図5のGaN系ショットキーダイオ ード40の電流-電圧特性について説明する。複合アノ ード電極50とカソード電極52との間に順方向バイア スを印加したところ、0.1~0.3 Vのオン電圧で、 順方向電流が急激に増大する良好な立ち上りが観測され た。この良好な立ち上り特性が得られた理由は、次のよ うに考えられる。

【0031】ショットキー接触したTi電極とn型Ga N層との間に順方向バイアスを印加した場合の立ち上り び凸部の側面は、n型GaN層44よりもバンドギャッ 10 に必要なオン電圧は、一般に0.3~0.5 V程度であ る。また、ショットキー接触したPt電極とn型GaN 層との間に順方向バイアスを印加した場合の立ち上りに 必要なオン電圧は、一般に1.0~1.5V程度であ

> 【0032】GaN系ショットキーダイオード40にお いて、その順方向の立ち上りの最初の段階では、複合ア ノード電極50のうちのTi電極48がアノード電極と して主要に機能する。このため、オン電圧は、1.0~ 1. 5 V程度よりも0. 3~0. 5 V程度に近い値とな る。更に、n型GaN層44とAlo.2Gao.8N層46 とのヘテロ接合面近傍には2次元電子ガスが発生してお り、この2次元電子ガスがキャリアとなって順方向電流 の増大に寄与する。従って、オン電圧は0.3~0.5 V程度よりも更に小さくなり、0.1~0.3Vという 良好な立ち上り特性が得られる。そして、順方向バイア スが1.0~1.5 V程度以上になった段階で、Ti電 極48及びPt電極49の双方がアノード電極として機 能するようになる。

> 【0033】また、複合アノード電極50とカソード電 極52との間に逆方向バイアスを印加したところ、約5 00 V という大きな耐圧が観測された。この良好な耐圧 特性が得られた理由は、次のように考えられる。ショッ トキー接触したTi電極とn型GaN層との間に逆方向 バイアスを印加した場合には、一般に-10Vで10-6 ~10⁻⁵ A程度の逆方向リーク電流が発生する。また、 ショットキー接触したPt電極とn型GaN層との間に 逆方向バイアスを印加した場合には、上記の場合よりも 逆方向リーク電流は遙に小さく、約500Vの耐圧が得 られる。

【0034】GaN系ショットキーダイオード40に逆 方向バイアスを印加すると、Ti電極48とショットキ ー接触しているn型GaN層44の凸部の上面に空乏層 が広がり、Pt電極49とAlo.2Gao.8N層46を介 してショットキー接触しているn型GaN層44の凸部 の側面にも空乏層が広がる。逆方向バイアスが-10V より小さい段階では、GaN層44の凸部の側面に形成 される空乏層を通り抜ける逆方向リーク電流は殆どない が、n型GaN層44の凸部の上面に形成される空乏層 を通り抜ける逆方向リーク電流は逆方向バイアスの増大 50 につれて徐々に増大する。しかし、これら凸部の上面及

【0035】その結果、逆方向バイアスが増大し、-1 0V程度に達した段階で、GaN層44の凸部の両側面 10 から広がる空乏層が接触し、ピンチオフ状態となる。このため、n型GaN層44の凸部の上面の空乏層を通り抜ける逆方向リーク電流は阻止される。そして、これ以上に逆方向バイアスが増大する段階では、複合アノード電極50のうちのPt電極49のみがアノード電極として機能する。従って、500V程度という良好な耐圧特性が得られる。

【0036】次に、図5のGaN系ショットキーダイオード40の製造方法の一例について、図6(a)~(e)及び図7(a)~(d)を用いて説明する。先 20ず、サファイア基板41上に、例えば超真空成長装置を用いたガスソースMBE法により、成長温度640℃において一連の結晶成長を行う。即ち、原料ガスとして分圧6.65×10⁻⁶ PaのGaとラジカル化した分圧4.0×10⁻⁶ PaのNを用い、GaNバッファ層42を厚さ50nmに成長させる。連続して、例えば分圧1.33×10⁻⁶ PaのF6.65×10⁻⁴ PaのNH3と分圧1.33×10⁻⁶ PaのドーパントとしてのSiを用いて、5×10¹⁹ cm⁻³程度の高不純物濃度のn^{*}型GaN層43を厚さ2000nmに成長さ 30せる

【0037】更に連続して、例えば分圧1.33×10⁻⁴ PaのGaと分圧6×10⁻⁴ PaのNH。と分圧2×10⁻⁷ PaのドーパントとしてのSiを用いて、2×10¹⁷ c m⁻³ 程度の低不純物濃度のn型GaN層44を厚さ2500nmに成長させる。こうして、サファイア基板41上に、GaNバッファ層42、n⁻¹型GaN層43及びn型GaN層44が順に積層された第1の中間体を形成する(図6(a)参照)。

【0038】次いで、この第1の中間体を超真空成長装 40置から一旦取り出した後、例えばプラズマCVD法により、n型GaN層44上に SiO_2 膜を形成する。なお、この SiO_2 膜の代わりに、例えば SiN_1 膜やA 1 N膜を形成してもよい。続いて、例えばBHFを用いたウエットエッチング法又は CF_4 を用いたドライエッチング法により、 SiO_2 膜をパターニングし、例えば幅 2μ mをもつ SiO_2 パターン45を形成する(図6(b)参照)。

【0039】次いで、例えばメタン系ガスを用いたEC てショットキー接触する第2のアノード電極としてのP Rプラズマエッチング法又はRIBE法により、SiO 50 t電極49を形成する。そして、これらのTi電極48

2 パターン45をマスクとして、n型GaN層44をn型GaN層選択的にエッチング除去し、n型GaN層44の表面の一部が突出した高さ2000nmの凸部を形成する。こうして、GaN層44の表面の一部が凸部形状に突出している第2の中間体を形成する(図6(c)参昭)

【0040】次いで、この第2の中間体を再び超真空成長装置内に装填する。そして、 SiO_2 パターン45をマスクとし、例えば分圧6.65×10⁻⁵ PaのGaと分圧2.66×10⁻⁵ PaのAlと分圧6.65×10⁻⁴ PaのNH。を原料ガスとして、厚さ30nmのアンドープのAlo.2Gao.8N層46をn型GaN層44上に選択成長させる。こうして、n型GaN層44の平坦部の表面及び凸部の側面がAlo.2Gao.8N層46によって被覆された第3の中間体を形成する(図6(d)参照)。

【0041】次いで、この第3の中間体を超真空成長装置から取り出した後、SiO₂ パターン45を除去する。続いて、第3の中間体の全面にSiO₂ 膜(図示せ20 ず)を形成した後、フォトリソグラフィ技術とエッチング技術を用いてパターニングして、n型GaN層44の凸部の上面及びその周辺のAlo₂Ga_{0.3}N層46の一部表面を被覆するSiO₂ パターン47を形成する(図6(e)参照)。

【0042】次いで、例えばメタン系ガスを用いたEC Rプラズマエッチング法又はRIBE法により、SiO 2 パターン47をマスクとして、Alo.2Gao.8N層4 6及びn型GaN層44を選択的にエッチング除去し、 n 型GaN層43の表面を露出させる(図7(a)参 照)。次いで、SiO₂パターン45を除去する。続い て、リフトオフ法により、n型GaN層44の凸部の上 面にショットキー接触する第1のアノード電極としての Ti電極48を形成する。具体的には、フォトリソグラ フィ技術を用いて、n型GaN層44の凸部の上面、並 びにAlo.2Gao.8N層46及びn 型GaN層43の 各表面を全面的に被覆するレジスト膜(図示せず)を塗 布した後、n型GaN層44の凸部の上面が露出する開 口部を形成するパターニングを行う。続いて、蒸着法に より、Ti膜をレジスト膜上及び開口部内に堆積する。 その後、レジスト膜上のTi膜をレジスト膜と共に除去 する。こうして、n型GaN層44の凸部の上面上にT i膜を残存させ、Ti電極48を形成する(図7(b) 参照)。

【0043】次いで、図7(b)に示す工程と同様に、リフトオフ法により、Ti電極48上及びA10.2Ga0.8N層46上に、Pt層を選択的に形成する。こうして、Ti電極48に電気的に接続すると共に、n型GaN層44の凸部の側面にA10.2Ga0.8N層46を介してショットキー接触する第2のアノード電極としてのPt電極49を形成する。そして、これらのTi電極48

とPt電極49とから複合アノード電極50を構成する (図7 (c)参照)。

【0044】次いで、Pt電極49の表面及び側面、A lo.2 Gao.8 N層46及びn型GaN層44の各側面、 並びにn'型GaN層43の表面を全面的に被覆するS iO₂ 膜51を形成する。その後、フォトリソグラフィ 技術とエッチング技術を用いて、SiOz 膜51を選択 的にエッチング除去し、Pt電極49の表面を露出させ ると共に、n. 型GaN層43の表面の一部を露出させ る。続いて、リフトオフ法により、表面の一部が露出し 10 たn^{*}型GaN層43上に、Ta-Si層を選択的に形 成する。こうして、n'型GaN層43上にオーミック 接触するTa-Si層からなるカソード電極52を形成 する(図7(d)参照)。

【0045】このような一連の工程を経て、図5に示す GaN系ショットキーダイオード40を作製する。次 に、図5のGaN系ショットキーダイオード40の製造 方法の他の例について、図8(a)~(d)を用いて説 明する。先ず、図6(a)に示す工程と略同様にして、 サファイア基板 41上にGaNバッファ層 42及びn. 型GaN層43を順に積層した後、n^{*}型GaN層43 上に、図6(a)のn型GaN層44と同じ成膜条件 で、n型GaN層44aを厚さ500nmに積層する。 (図8 (a)参照)。

【0046】次いで、例えばプラズマCVD法により、 n型GaN層44a上にSiO。膜53を形成する。な お、このSiOz 膜53の代わりに、SiNz 膜やA1 N膜を形成してもよい。続いて、例えばBHFを用いた ウエットエッチング法又はCF。を用いたドライエッチ ング法により、SiO₂ 膜53を選択的にエッチングし 30 て、幅2μmの開口部を形成する(図8(b)参照)。 【0047】次いで、SiOz 膜53をマスクとして、 開口部内のn型GaN層44a上に、n型GaN層44 aと同じ成膜条件で、厚さ2000nmのn型GaN層 44bを選択成長させる。こうして、n型GaN層44 aとその上のn型GaN層44bとから、表面の一部が 高さ2000nmの凸部形状に突出しているn型GaN 層44を形成する(図8(c)参照)。

【0048】次いで、図6(d)~(e)及び図7 (a) ~ (d) に示す諸工程と同様の諸工程を経て、図 40 5に示すGaN系ショットキーダイオード40を作製す る(図8(d)参照)。以上のように実施形態では、G aN系ショットキーダイオード40が、n型GaN層4 4の凸部の上面にショットキー接触するTi電極48と その凸部の側面にショットキー接触するP t 電極49と からなる複合アノード電極50を有することにより、低 いオン電圧と高い耐圧とを同時に実現できる。

【0049】更に、n型GaN層44の凸部の側面とP t電極49との間にバンドギャップエネルギーの大きな 型GaN層44とAlo.2Gao.8N層46とのヘテロ接 合面近傍に発生する2次元電子ガスが順方向電流の増大 に寄与して、良好な立ち上り特性を更に向上できる。ま た、Pt電極49とのショットキー接触による空乏層の 広がり方が更に大きくなり、良好な耐圧特性を更に向上

【0050】従って、このGaN系ショットキーダイオ ード40を、電力変換装置の電力変換回路であるインバ ータ回路又はコンバータ回路におけるパワーFET10 (スイッチング素子) の保護素子として用いることによ り、損失を低下させ、高いインバータ効率又はコンバー タ効率を達成することが可能になり、電力変換装置の高 効率化を実現できる。また、動作瞬時の突入電流又はサ ージ電圧が印加する場合であっても、GaN系ショット キーダイオード40が高耐圧の保護素子として機能する ため、パワーFET10の安定動作を保証して、電力変 換装置の信頼性を高めることができる。

【0051】なお、本実施形態のGaN系ショットキー ダイオード40では、n型GaN層44の凸部の幅は2 20 000nmとなっているが、この値はGaN系ショット キーダイオード40に要求される特性によって変化す る。即ち、n型GaN層44の凸部の幅は、順方向電流 を増大させるためには広い方が好ましい。他方、可能な 限り小さい逆方向バイアスでGaN層44の凸部の両側 面から広がる空乏層をピンチオフ状態にしてn型GaN 層44の凸部の上面の空乏層を通り抜ける逆方向リーク 電流を阻止するためには狭い方が好ましい。従って、実 際の場合には、トレードオフの関係になる2つの特性上 の要求を勘案して、n型GaN層44の凸部の幅が決定 される。以上のことは、後述する第4、第6、第8、第 10及び第12の実施形態における保護素子としてのG a N系ショットキーダイオードについても同様である。 【0052】(第3の実施形態)本実施形態は、第2の 実施形態におけるGaN系ショットキーダイオード40 の代わりに、図9に示される横型のGaN系ショットキ ーダイオード40Aを用いたものである。このGaN系 ショットキーダイオード40Aでは、n型GaN層44 の表面の2箇所に凸部が形成されている。図5のGaN 系ショットキーダイオード40と比較すると、n型Ga N層44の凸部の数が1個から2個に増加している。そ して、n型GaN層44の平坦部の表面及び2つの凸部 の側面の上に、Ala, Gaa, N層46が形成されてい る。また、n型GaN層44の2つの凸部の上面上に、 Ti電極48がそれぞれ形成されている。更に、これら 2つのTi電極48上及びAlo.2Gao.8N層46上 に、Pt電極49が形成されている。

【0053】従って、複合アノード電極50とカソード 電極52との間に順方向バイアスを印加した際には、電 流経路となるn型GaN層44aの凸部の数が増えた分 アンドープのAlora Gaora N層46を有するため、n 50 だけ、第2の実施形態の場合よりも順方向電流が増大す

30

16

る。なお、図9のGaN系ショットキーダイオード40Aの製造方法は、第2の実施形態におけるGaN系ショットキーダイオード40の場合と基本的に同様であるため、その説明は省略する。

【0054】以上のように実施形態では、GaN系ショットキーダイオード40Aが、第2の実施形態におけるGaN系ショットキーダイオード40と同様の基本構造を有し、同様の特性を実現できることに加え、更にn型GaN層44の凸部の数が増加した分だけ順方向電流を増大させることができる。従って、このGaN系ショッ 10トキーダイオード40Aを、電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路におけるパワーFET10(スイッチング素子)の保護素子として用いることにより、第2の実施形態の場合と同様又はそれ以上の効果を奏することができる。

【0055】なお、本実施形態のGaN系ショットキーダイオード40Aにおいては、n型GaN層44の凸部の幅を第2の実施形態の場合よりも狭くして、より小さな逆方向バイアスでn型GaN層44の凸部の上面に形成される空乏層を通り抜ける逆方向リーク電流を阻止し、耐圧特性を向上することが可能になる。即ち、n型GaN層44の凸部の数を増加することと凸部の幅を狭くすることを組み合わせて、第2の実施形態においてであることが可能になる。従って、n型GaN層44の凸部の数は、2つに限定される必要はなく、3つ以上であってもよい。以上のことは、後述する第5、第7、第9、第11及び第13の実施形態における保護素子としてのGaN系ショットキーダイオードについても同様である。

【0056】 (第4の実施形態) 本実施形態は、第2の実施形態におけるGaN系ショットキーダイオード40の代わりに、図10に示される横型のGaN系ショットキーダイオード40Bを用いたものである。このGaN系ショットキーダイオード40Bを用いたものである。このGaN系ショットキーダイオード40Bでは、図5のGaN系ショットキーダイオード40におけるAlo.2Gao.8N層46の代わりに、厚さ50nmのアンドープのGaN層54が設けられている。即ち、n型GaN層44の凸部の側面とPt電極49との間に、GaN層54が介在している。従って、複合アノード電極50とカソード電極52との間に逆方向バイアスを印加する際には、n型GaN層44の凸部の側面に形成される空乏層の広がり方が、GaN層54の存在によってより大きくなる。

【0057】なお、図10のGaN系ショットキーダイオード40Bの製造方法は、Alo.2Gao.8N層46を形成する代わりにGaN層54を形成する点を除けば、第2の実施形態におけるGaN系ショットキーダイオード40の場合と基本的に同様であるため、その説明は省略する。以上のように実施形態では、GaN系ショットキーダイオード40Bが、第2の実施形態におけるGa50

N系ショットキーダイオード40と同様の基本構造を有し、同様の特性を実現できることに加え、更にn型GaN層44の凸部の側面とPt電極49との間にアンドープのGaN層54を有するため、Pt電極49とのショットキー接触による空乏層の広がり方が更に大きくなり、良好な耐圧特性を更に向上できる。従って、このGaN系ショットキーダイオード40Bを、電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路におけるパワーFET10(スイッチング素子)の保護素子として用いることにより、第2の実施形態の場合と同様又はそれ以上の効果を奏することができる。

【0058】 (第5の実施形態) 本実施形態は、第2の 実施形態におけるGaN系ショットキーダイオード40 の代わりに、図11に示される横型のGaN系ショット キーダイオード40Cを用いたものである。このGaN 系ショットキーダイオード40Cでは、第3の実施形態 におけるGaN系ショットキーダイオード40Aと同様 に、n型GaN層44の表面の2箇所に凸部が形成され ている。また、第4の実施形態におけるGaN系ショッ トキーダイオード40Bと同様に、n型GaN層44の 凸部の側面とPt電極49との間にGaN層54が形成 されている。即ち、GaN系ショットキーダイオード4 OCは、図9及び図10のGaN系ショットキーダイオ ード40A、40Bを組み合わせた構成となっている。 【0059】なお、図11のGaN系ショットキーダイ オード40℃の製造方法は、第3及び第4の実施形態に おけるGaN系ショットキーダイオード40A、40B の場合と基本的に同様であるため、その説明は省略す る。以上のように実施形態では、GaN系ショットキー ダイオード40Cが、第3及び第4の実施形態における GaN系ショットキーダイオード40A、40Bを組み 合わせた構成となっているため、これらGaN系ショッ トキーダイオード40A、40Bと同様の基本構造を有 し、同様の特性を実現できる。従って、このGaN系シ ョットキーダイオード40Cを、電力変換装置の電力変 換回路であるインバータ回路又はコンバータ回路におけ るパワーFET10 (スイッチング素子) の保護素子と して用いることにより、第3又は第4の実施形態の場合 と同様又はそれ以上の効果を奏することができる。

【0060】 (第6の実施形態) 本実施形態は、第2の実施形態におけるGaN系ショットキーダイオード40の代わりに、図12に示される横型のGaN系ショットキーダイオード40Dを用いたものである。このGaN系ショットキーダイオード40Dでは、図5のGaN系ショットキーダイオード40におけるAlo.2Gao.8N層46が形成されておらず、n型GaN層44の凸部の側面にPt電極49が直接にショットキー接触している。なお、図12のGaN系ショットキーダイオード40Dの製造方法は、Alo.2Gao.8N層46を形成する工程を省略すれば、第2の実施形態におけるGaN系シ

ョットキーダイオード40の場合と基本的に同様である ため、その説明は省略する。

【0061】以上のように実施形態では、GaN系ショ ットキーダイオード40Dが、第2の実施形態における GaN系ショットキーダイオード40と同様の基本構造 を有し、同様の特性を実現できることに加え、更に A 1 0.2 G a 0.8 N層がない分だけ構造及びその製造プロセス を簡略化することができる。従って、このGaN系ショ ットキーダイオード40Dを、電力変換装置の電力変換 回路であるインバータ回路又はコンバータ回路における 10 パワーFET10 (スイッチング素子) の保護素子とし て用いることにより、第2の実施形態の場合と同様又は それ以上の効果を奏することができる。

【0062】 (第7の実施形態) 本実施形態は、第2の 実施形態におけるGaN系ショットキーダイオード40 の代わりに、図13に示される横型のGaN系ショット キーダイオード40Eを用いたものである。このGaN 系ショットキーダイオード40Eでは、第3の実施形態 におけるGaN系ショットキーダイオード40Aと同様 に、n型GaN層44の表面の2箇所に凸部が形成され 20 ている。また、第6の実施形態におけるGaN系ショッ トキーダイオード40Dと同様に、n型GaN層44の 凸部の側面にPt電極49が直接にショットキー接触し ている。即ち、GaN系ショットキーダイオード40E は、図9及び図13のGaN系ショットキーダイオード 40A、40Eを組み合わせた構成となっている。

【0063】なお、図13のGaN系ショットキーダイ オード40Eの製造方法は、図9及び図13のGaN系 ショットキーダイオード40A、40Eの場合と基本的. 実施形態では、GaN系ショットキーダイオード40E が、第3及び第6の実施形態におけるGaN系ショット キーダイオード40A、40Eを組み合わせた構成とな っているため、これらGaN系ショットキーダイオード 40A、40Bと同様の基本構造を有し、同様の特性を 実現できる。従って、このGaN系ショットキーダイオ ード40Eを、電力変換装置の電力変換回路であるイン バータ回路又はコンバータ回路におけるパワーFET1 0 (スイッチング素子) の保護素子として用いることに より、第3又は第6の実施形態の場合と同様又はそれ以 40 上の効果を奏することができる。

【0064】 (第8の実施形態) 本実施形態は、第2の 実施形態におけるGaN系ショットキーダイオード40 の代わりに、図14に示される縦型のGaN系ショット キーダイオード60を用いたものである。このGaN系 ショットキーダイオード60では、例えば導電性のn型 SiC基板61上に、表面の一部が凸部形状に突出して いるn型GaN層62が形成されている。n型GaN層 62の不純物濃度は、2×10¹⁷cm⁻³程度の低濃度で あり、その平坦部の厚さは500nm、凸部の幅及び高 50 基本的な構造は、第2の実施形態におけるGaN系ショ

さはそれぞれ2000nm及び2000nmである。な お、n型GaN層62の不純物濃度は、2×10¹⁷cm ⁻³程度に限定する必要はなく、2×10¹⁷ c m⁻³以下で あればよい。

【0065】また、n型GaN層62の平坦部の表面及 び凸部の両側面は、n型GaN層62よりもバンドギャ ップエネルギーの大きい厚さ30nmのアンドープのA 10.2 Gao.8 N層 6 3 によって被覆されている。ここ で、n型GaN層62とAlo.2Gao.8N層63との接 触部はヘテロ接合をなすため、そのヘテロ接合面近傍に は、図中に破線で模式的に表した2次元電子ガスが発生 する。

【0066】また、n型GaN層62の凸部の上面にシ ョットキー接触して、第1のアノード電極としてTi電 極64が形成されている。なお、第1のアノード電極を なす材質は、Tiに限定されない。例えばWやAg等、 1n型GaN層8に対して0.8eVより低いショット キーバリアを生じるものであればよい。また、Ti電極 64上及びA 10.2 G a o.8 N層 63上には、第2のアノ ード電極としてのPt電極65が形成されている。この Pt電極65は、Ti電極64に電気的に接続すると共 に、n型GaN層62の凸部の側面にAlollGaollN 層63を介してショットキー接触している。なお、第2 のアノード電極をなす材質は、Ptに限定されない。例 えばNiやPdやAu等、n型GaN層62に対して 0.8eVより高いショットキーバリアを生じるもので あればよい。

【0067】そして、n型GaN層62の凸部の上面に ショットキー接触しているTi電極64と、n型GaN に同様であるため、その説明は省略する。以上のように 30 層62の凸部の側面にAlolaGacisN層63を介して ショットキー接触しているPt電極65とが互いに電気 的に接続されて、複合アノード電極66を構成してい る。また、Pt電極65、Alo.2 Gao.8 N層63及び n型GaN層62の各側面、並びにn型SiC基板61 の表面を被覆するSiO2 膜67が形成されている。ま た、n型SiC基板61の裏面にオーミック接触するT a-Si層からなるカソード電極68が形成されてい

> 【0068】このようにGaN系ショットキーダイオー ド60は、第2の実施形態に係る横型のGaN系ショッ トキーダイオード40の絶縁性又は半絶縁性のサファイ ア基板41の代わりに、導電性のn型SiC基板61を 用い、そのn型SiC基板61の裏面にカソード電極6 8を形成して、縦型構造としたものである。そして、横 型構造と縦型構造の違いはあれ、n型GaN層62の凸 部の上面にTi電極64がショットキー接触し、その凸 部の側面にAlo.2Gao.sN層63を介してPt電極6 5がショットキー接触し、これらTi電極64とPt電 極65とから複合アノード電極66が構成されるという

ットキーダイオード60と同様である。

【0069】次に、図14のGaN系ショットキーダイ オード60の電流-電圧特性について説明する。複合ア ノード電極66とカソード電極68との間に順方向バイ アスを印加したところ、第2の実施形態の場合と略同様 に、0.1~0.3 Vのオン電圧で、順方向電流が急激 に増大する良好な立ち上りが観測された。また、複合ア ノード電極66とカソード電極68との間に逆方向バイ アスを印加したところ、約500Vという大きな耐圧が 観測された。このような良好な立ち上り特性と耐圧特性 10 が得られた理由は、第2の実施形態におけるGaN系シ ョットキーダイオード60について述べた理由と同様で あると考えられる。

【0070】次に、図14のGaN系ショットキーダイ オード60の製造方法の一例について、図15(a)~ (c) を用いて説明する。先ず、導電性のn型SiC基 板61上に、超真空成長装置を用いた例えばガスソース MBE法により、一連の結晶成長を行う。即ち、原料ガ スとして例えば分圧 6. 65×10⁻⁵ PaのGaと分圧 6. 65×10⁻⁴ PaのNH₃ と分圧2×10⁻¹ Paの ドーパントとしてのSiを用いて、2×10¹⁷ cm⁻³程 度の低不純物濃度のn型GaN層62を厚さ2500n mに成長させる(図15 (a)参照)。

【0071】次いで、第2の実施形態における図6 (d)~(e)及び図7(a)~(d)に示す諸工程と 同様の工程を行う。即ち、n型GaN層62を選択的に エッチング除去して、その表面の一部が突出した高さ2 000nmの凸部を形成し、アンドープのAlo.2Ga 0.8 N層63を厚さ30nmに選択成長させる。続い て、n型GaN層62の凸部の上面にショットキー接触 30 するTi電極64を形成し、n型GaN層62の凸部の 側面にA 10.2 G a 0.8 N層 6 3 を介してショットキー接 触するPt電極65を形成し、これらのTi電極64と Pt電極65とから複合アノード電極66を構成する。 続いて、SiO₂ 膜67を形成する(図15(b)参 照)。

【0072】次いで、n型SiC基板61の裏面にオー ミック接触するTa-Si層からなるカソード電極68 を形成する(図15(c)参照)。このような一連の工 程を経て、図14に示すGaN系ショットキーダイオー 40 ド60を作製する。なお、上記の製造方法の代わりに、 第2の実施形態で図8(a)~(d)を用いて説明した 他の製造方法を適用することも可能である。

【0073】以上のように実施形態では、GaN系ショ ットキーダイオード60が、横型構造と縦型構造の違い はあれ、第2の実施形態におけるGaN系ショットキー ダイオード40と同様の基本的な構造を有し、同様の特 性を実現できる。従って、このGaN系ショットキーダ イオード60を、電力変換装置の電力変換回路であるイ

10 (スイッチング素子) の保護素子として用いること により、第2の実施形態の場合と同様の効果を奏するこ とができる。

【0074】 (第9の実施形態) 本実施形態は、第8の 実施形態におけるGaN系ショットキーダイオード60 の代わりに、図16に示される縦型のGaN系ショット キーダイオード60Aを用いたものである。このGaN 系ショットキーダイオード60Aでは、図14のGaN 系ショットキーダイオード60におけるn型GaN層6 2の凸部の数が1個から2個に増加している。別の観点 から言えば、第3の実施形態のGaN系ショットキーダ イオード40Aにおいて、サファイア基板41の代わり . にn型SiC基板61を用い、そのn型SiC基板61 の裏面にカソード電極68を形成して、縦型構造とした ものである。

【0075】なお、図16のGaN系ショットキーダイ オード60Aの製造方法は、第3の実施形態におけるG a N系ショットキーダイオード60の場合と基本的に同 様であるため、その説明は省略する。以上のように実施 形態では、GaN系ショットキーダイオード60Aが、 第3の実施形態における横型のGaN系ショットキーダ イオード40Aを縦型構造にしたものであるため、同様 の基本構造を有し、同様の特性を実現できる。従って、 このGaN系ショットキーダイオード60Aを、電力変 換装置の電力変換回路であるインバータ回路又はコンバ ータ回路におけるパワーFET10(スイッチング素 子)の保護素子として用いることにより、第3の実施形 態の場合と同様の効果を奏することができる。

【0076】 (第10の実施形態) 本実施形態は、第8 の実施形態におけるGaN系ショットキーダイオード6 0の代わりに、図17に示される縦型のGaN系ショッ トキーダイオード60Bを用いたものである。このGa N系ショットキーダイオード60Bでは、図14のGa N系ショットキーダイオード60におけるAlo.2Ga 。。N層63の代わりに、厚さ50nmのアンドープの GaN層69が用いられている。別の観点から言えば、 第4の実施形態のGaN系ショットキーダイオード40 Bにおいて、サファイア基板41の代わりにn型SiC 基板61を用い、そのn型SiC基板61の裏面にカソ ード電極68を形成して、縦型構造としたものである。 【0077】なお、図17のGaN系ショットキーダイ オード60Bの製造方法は、Alo.2Gao.8N層63を 形成する代わりにGaN層69を形成する点を除けば、 第8の実施形態におけるGaN系ショットキーダイオー ド60の場合と基本的に同様であるため、その説明は省 略する。以上のように実施形態では、GaN系ショット キーダイオード60Bが、第4の実施形態における横型 のGaN系ショットキーダイオード40Bを縦型構造に したものであるため、同様の基本構造を有し、同様の特 ンバータ回路又はコンバータ回路におけるパワーFET 50 性を実現できる。従って、このGaN系ショットキーダ

イオード60Bを、電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路におけるパワーFET10(スイッチング素子)の保護素子として用いることにより、第4の実施形態の場合と同様の効果を奏することができる。

【0078】 (第11の実施形態) 本実施形態は、第10の実施形態におけるGaN系ショットキーダイオード60Bの代わりに、図18に示される縦型のGaN系ショットキーダイオード60Cを用いたものである。このGaN系ショットキーダイオード60Cでは、図17の10GaN系ショットキーダイオード60Bにおけるn型GaN層62の凸部の数が1個から2個に増加している。別の観点から言えば、第5の実施形態のGaN系ショットキーダイオード40Cにおいて、サファイア基板41の代わりにn型SiC基板61を用い、そのn型SiC基板61の裏面にカソード電極68を形成して、縦型構造としたものである。

【0079】なお、図18のGaN系ショットキーダイオード60Cの製造方法は、第10の実施形態におけるGaN系ショットキーダイオード60Bの場合と基本的 20に同様であるため、その説明は省略する。以上のように実施形態では、GaN系ショットキーダイオード60Cが、第5の実施形態における横型のGaN系ショットキーダイオード40Cを縦型構造にしたものであるため、同様の基本構造を有し、同様の特性を実現できる。従って、このGaN系ショットキーダイオード60Cを、電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路におけるパワーFET10(スイッチング素子)の保護素子として用いることにより、第5の実施形態の場合と同様の効果を奏することができる。 30

【0080】(第12の実施形態)本実施形態は、第8の実施形態におけるGaN系ショットキーダイオード60の代わりに、図19に示される縦型のGaN系ショットキーダイオード60Dを用いたものである。このGaN系ショットキーダイオード60Dでは、図14のGaN系ショットキーダイオード60Dでは、図14のGaN系ショットキーダイオード60におけるAlora GaN系ショットキーダイオード60におけるAlora GaN系ショットキーダイオード60におけるAlora GaNの側面にPt電極65が直接にショットキー接触しているものである。別の観点から言えば、第6の実施形態のGaN系ショットキーダイオード40Dにおいて、サファイア基板41の代わりにn型SiC基板61を用い、そのn型SiC基板61の裏面にカソード電極68を形成して、縦型構造としたものである。

【0081】なお、図19のGaN系ショットキーダイオード60Dの製造方法は、Alo.2Gao.8N層63を形成する工程を省略すれば、第8の実施形態におけるGaN系ショットキーダイオード60の場合と基本的に同様であるため、その説明は省略する。以上のように実施形態では、GaN系ショットキーダイオード60Dが、第6の実施形態における構型のGaN系ショットキーダ

イオード40Dを縦型構造にしたものであるため、同様の基本構造を有し、同様の特性を実現できる。従って、このGaN系ショットキーダイオード60Dを、電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路におけるパワーFET10(スイッチング素子)の保護素子として用いることにより、第6の実施形態の場合と同様の効果を奏することができる。

【0082】(第13の実施形態)本実施形態は、第12の実施形態におけるGaN系ショットキーダイオード60Dの代わりに、図20に示される縦型のGaN系ショットキーダイオード60Eを用いたものである。このGaN系ショットキーダイオード60Eでは、図19のGaN系ショットキーダイオード60Dにおけるn型GaN層62の凸部の数が1個から2個に増加している。別の観点から言えば、第7の実施形態の図13のGaN系ショットキーダイオード40Eにおいて、サファイア基板41の代わりにn型SiC基板61を用い、そのn型SiC基板61の裏面にカソード電極68を形成して、縦型構造としたものである。

20 【0083】なお、図20のGaN系ショットキーダイオード60Eの製造方法は、第12の実施形態におけるGaN系ショットキーダイオード60Dの場合と基本的に同様であるため、その説明は省略する。以上のように実施形態では、GaN系ショットキーダイオード60Eが、第7の実施形態における横型のGaN系ショットキーダイオード40Eを縦型構造にしたものであるため、同様の基本構造を有し、同様の特性を実現できる。従って、このGaN系ショットキーダイオード60Eを、電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路におけるパワーFET10(スイッチング素子)の保護素子として用いることにより、第7の実施形態の場合と同様の効果を奏することができる。

【0084】 (第14の実施形態) 本実施形態は、第2の実施形態におけるGaN系ショットキーダイオード40の代わりに、図21に示される縦型のGaN系ショットキーゲートFET70を用いたものである。このGaN系ショットキーゲートFET70では、例えば導電性のn型SiC基板71上に、表面の一部が凸部形状に突出しているn型GaN層72が形成されている。n型GaN層72が形成されている。n型GaN層72が形成されている。n0個人である。なの平坦部の厚さは500nm、凸部の幅及び高さはそれぞれ2000nm及び2000nmである。なお、n2m3m4m6m72の不純物濃度はm6m8m72の不純物濃度はm73が積層されている。

40

厚さ30 n mのアンドープのA lo.2 G ao.8 N層75に よって被覆されている。ここで、n型GaN層72とA lo.2Gao.8N層75との接触部はヘテロ接合をなすた め、そのヘテロ接合面近傍には、図中に破線で模式的に 表した2次元電子ガスが発生する。

【0086】なお、後に説明するように、n型GaN層 72の凸部は、GaN系ショットキーゲートFET70 のドレイン電流I。が縦方向に流れるチャネル領域であ る。従って、このチャネル領域をドレイン電流 [。が流 れる際に、この2次元電子ガスがキャリアとしてに寄与 10 する。即ち、一種の縦型のHEMT (High ElectronMob ility Transistor ;高電子移動度トランジスタ)構造 となっている。

【0087】また、n^{*}型GaN層73上に、Ta-S i層からなるソース電極76が形成されている。即ち、 ソース電極76が、n^{*}型GaN層73を介してn型G a N層72の凸部の上面にオーミック接触している。ま た、n型GaN層72の凸部の側面にAlo.2Gao.8N 層75を介してショットキー接触しているPt層からな るショットキーゲート電極77が形成されている。な お、ショットキーゲート電極77をなす材質は、Ptに 限定されない。例えばTi、Ni、W、Ag、Pd、A u等、n型GaN層72に対してショットキーバリアを 生じるものであればよいが、より高いショットキーバリ アを生じる金属が好適である。また、n型SiC基板7 1の裏面にオーミック接触するTa-Si層からなるド レイン電極78が形成されている。

【0088】次に、図21のGaN系ショットキーゲー トFET70の電流-電圧特性について説明する。n型 GaN層72の凸部の側面には、Alo.2 Gao.8 N層7 5を介してショットキーゲート電極77が形成されてい るため、このショットキーゲート電極77に印加するゲ ート電圧V。が、V。=0の場合であっても、n型Ga N層72の凸部の両側面には空乏層が形成されている。 この状態で、ソース電極76とドレイン電極78との間 に、所定のドレイン電圧V。を印加すると、ドレイン電 流 I。はn型GaN層72の凸部の両側面の空乏層に挟 まれた領域をチャネルとして縦方向に流れる。ドレイン 電圧V』を増大すると、チャネルの幅が増大して、ドレ イン電流 I 。も増大する。

【0089】また、ゲート電圧V。の大きさを増減する と、n型GaN層72の凸部の両側面の空乏層の広がり が大きくなったり小さくなったりして、2方向から広が る空乏層に挟まれたチャネルの幅が変化する。このた め、ゲート電圧V。によってチャネルの幅が制御され、 そこを流れるドレイン電流 I。が制御される。このと き、n型GaN層12とAlo.2Gao.8N層15とのへ テロ接合面近傍に発生する2次元電子ガスが、キャリア としてドレイン電流 I。に寄与するため、小さなドレイ ン電圧V』でドレイン電流 I』が急速に立ち上る良好な 50 ース電極 7 6 を形成する (図 2 3 (a) 参照)。次い

立ち上り特性が得られる。

【0090】また、ショットキーゲート電極77とn型 GaN層72の凸部の側面との間には、n型GaN層7 2よりもバンドギャップエネルギーが大きなアンドープ のAlo.2Gao.8N層75が介在しているため、小さな ゲート電圧V。でも空乏層は大きく広がる。その結果、 ゲート電圧V。によるドレイン電流 I 。の制御性が向上

24

【0091】次に、図21のGaN系ショットキーゲー トFET70の製造方法の一例について、図22(a) ~ (d) 及び図23 (a) ~ (c) を用いて説明する。 先ず、導電性のn型SiC基板71上に、超真空成長装 置を用いた例えばガスソースMBE法により、一連の結 晶成長を行う。即ち、原料ガスとして例えば分圧1.3 3×10⁻⁶ PaのGaと分圧6. 65×10⁻⁴ PaのN H_3 と分圧 2×10^{-7} PaのドーパントとしてのSiを 用いて、2×10¹⁷ c m⁻³程度の低不純物濃度のn型G a N層72を厚さ2500nmに成長させる。連続し て、例えば分圧1. 33×10⁻⁵ PaのGaと分圧6. 65×10⁻⁴ PaのNH₃ と分圧1. 33×10⁻⁶ Pa のドーパントとしてのSiを用いて、5×10¹⁸ c m⁻³ 程度の高不純物濃度の n * 型G a N層 7 3 を厚さ 5 0 n mに成長させる(図22(a)参照)。

【0092】次いで、例えばプラズマCVD法により、 n^{*} 型GaN層73上にSiO₂ 膜を形成する。続い て、例えばBHFを用いたウエットエッチング法又はC F₄ を用いたドライエッチング法により、SiO₂ 膜を パターニングして、例えば幅2μmをもつSiO₂パタ ーン74を形成する(図22(b)参照)。次いで、例 えばメタン系ガスを用いたECRプラズマエッチング法 又はRIBE法により、SiO₂ パターン74をマスク としてn^{*}型GaN層73及びn型GaN層72を選択 的にエッチング除去する。こうして、n型GaN層44 の表面の一部が突出した高さ2000nm、幅2000 nmの凸部を形成すると共に、その凸部の上面上にn^{*} 型GaN層73を残存させる(図22(c)参照)。

【0093】次いで、SiO2 パターン74をマスクと し、例えば分圧 6. 65×10⁻⁵ PaのGaと分圧 2. 66×10⁻⁶ PaのAlと分圧6.65×10⁻⁴ Paの NHs を原料ガスとして、アンドープのAlo.2 Gao.8 N層75を厚さ30nmに選択成長させる。こうして、 n型GaN層72の平坦部の表面及び凸部の側面並びに n 型GaN層73の側面をAlo.2Gao.8N層75に よって被覆する(図22(d)参照)。

【0094】次いで、SiO2 パターン74を除去す る。続いて、リフトオフ法により、n¹型GaN層73 の上面上にTa-Si層を選択的に形成する。こうし て、n型GaN層44の凸部の上面にn^{*}型GaN層7 3を介してオーミック接触するTa-Si層からなるソ で、図23 (a) に示す工程と同様にして、リフトオフ 法により、Alo.2 Gao.8 N層 75上に、Pt層を選択 的に形成する。こうして、n型GaN層72の凸部の側 面にA10.2Gao.8N層75を介してショットキー接触 するPt層からなるショットキーゲート電極77を形成 する(図23(b)参照)。

【0095】次いで、n型SiC基板71の裏面にオー ミック接触するTa-Si層からなるドレイン電極78 を形成する(図23(c)参照)。このような一連の工 ET70を作製する。以上のように実施形態では、Ga N系ショットキーゲートFET70が、チャネル領域を なすn型GaN層72の凸部の上面にソース電極76が オーミック接触し、その凸部の側面にショットキーゲー ト電極77がショットキー接触し、n型SiC基板71 の裏面にドレイン電極78がオーミック接触している基 本構造を有しており、n型GaN層72の凸部の側面と ショットキーゲート電極77との間にバンドギャップエ ネルギーの大きなアンドープのAlocaGaocs N層75 を有しているため、n型GaN層72とAlo.2Gao.8 N層75とのヘテロ接合面近傍に発生する2次元電子ガ スがドレイン電流 [。に寄与し、ドレイン電流 [。の良 好な立ち上り特性が得られる。また、ショットキーゲー ト電極77とのショットキー接触による空乏層の広がり 方が更に大きくなり、ゲート電圧V。によるドレイン電 流 I 。の制御性を向上させることができる。

【0096】従って、このGaN系ショットキーゲート FET70を、電力変換装置の電力変換回路であるイン バータ回路又はコンバータ回路におけるパワーFET1 0 (スイッチング素子) の保護素子として用いることに 30 より、損失を低下させ、高いインバータ効率又はコンバ ータ効率を達成することが可能になり、電力変換装置の 高効率化を実現できる。

【0097】 (第15の実施形態) 本実施形態は、第1 4の実施形態におけるGaN系ショットキーゲートFE T70の代わりに、図24に示される縦型のGaN系シ ョットキーゲートFET70Aを用いたものである。

【0098】このGaN系ショットキーゲートFET7 OAでは、図21のGaN系ショットキーゲートFET 70におけるA 10.2 G a 0.8 N層 75の代わりに、厚さ 40 50nmのアンドープのGaN層79が設けられてい る。即ち、n型GaN層72の凸部の側面とショットキ ーゲート電極 7 7 との間に、GaN層 7 9 が介在してい

【0099】なお、図24のGaN系ショットキーゲー トFET70Aの製造方法は、Alo.2Gao.8N層75 を形成する代わりにGaN層79を形成する点を除け ば、第14の実施形態におけるGaN系ショットキーゲ ートFET70の場合と基本的に同様であるため、その 説明は省略する。以上のように実施形態では、GaN系 50 属化学気相成長)法やハイドライド気相成長法等を代わ

ショットキーゲートFET70Aが、第14の実施形態 におけるGaN系ショットキーゲートFET70と同様 の基本構造を有し、同様の特性を実現できることに加 え、更にn型GaN層72の凸部の側面とショットキー ゲート電極 7 7 との間にアンドープのG a N層 7 9 を有 するため、ショットキーゲート電極77とのショットキ 一接触による空乏層の広がり方が更に大きくなり、ゲー ト電圧V。によるドレイン電流I。の制御性を向上させ ることができる。従って、このGaN系ショットキーゲ 程を経て、図21に示すGaN系ショットキーゲートF 10 ートFET70Aを、電力変換装置の電力変換回路であ るインバータ回路又はコンバータ回路におけるパワーF ET10 (スイッチング素子) の保護素子として用いる ことにより、第14の実施形態の場合と同様又はそれ以 上の効果を奏することができる。

> 【0100】 (第16の実施形態) 本実施形態は、第1 4の実施形態におけるGaN系ショットキーゲートFE T70の代わりに、図25に示される縦型のGaN系シ ョットキーゲートFET70Bを用いたものである。こ のGaN系ショットキーゲートFET70Bでは、図2 1のGaN系ショットキーゲートFET70におけるA 10.2 Gao.8 N層 7 5 が形成されておらず、n型GaN 層72の凸部の側面にショットキーゲート電極77が直 接にショットキー接触している。なお、図25のGaN 系ショットキーゲートFET70Bの製造方法は、A1 0.2 Ga0.8 N層75を形成する工程を省略すれば、第1 4の実施形態におけるGaN系ショットキーゲートFE T70の場合と基本的に同様であるため、その説明は省 略する。

> 【0101】以上のように実施形態では、GaN系ショ ットキーゲートFET70Bが、第14の実施形態にお けるGaN系ショットキーゲートFET70と同様の基 本構造を有し、同様の特性を実現できる。従って、この GaN系ショットキーゲートFET70Bを、電力変換 装置の電力変換回路であるインバータ回路又はコンバー タ回路におけるパワーFET10 (スイッチング素子) の保護素子として用いることにより、第14の実施形態 の場合と同様の効果を奏することができる。

> 【0102】なお、第2~第16の実施形態では、n型 GaN層44、62、72の凸部の幅は2000nmと なっているが、この例示した値に限定されるものではな い。この凸部の幅は、例えば5 n m~10μmの範囲内 にあればよく、好ましくは10nm~5μmの範囲内 に、更に好ましくは50 nm~3μmの範囲内にあれば

> 【0103】また、第2~第16の実施形態では、Ga N系のIII-V族窒化物半導体層を結晶成長する際にガス ソースMBE法を用いているが、その製法はガスソース MBE法に限定されるものではなく、例えばMOCVD (Metal Organic Chemical Vapor Deposition ; 有機金

りに用いてもよい。

【0104】また、第8~第16の実施形態では、導電 性のn型SiC基板61、71を用いているが、例えば SiC、Si、GaN、AIN、GaAs、GaP等か らなる導電性の半導体基板を代わりに用いてもよい。ま た、第1~第3、第8、第9及び第14の実施形態で は、2次元電子ガスを発生させるヘテロ接合構造とし て、GaN23層とAlGaN層24、n型GaN層4 4とA1GaN層46、n型GaN層62とA1GaN 層63、n型GaN層72とA1GaN層75の組み合 10 わせによるGaN/AlGaN接合を用いているが、例 えばInGaN、AlInGaN、AlInGaNP、 AlGaN、AlGaN等のIII-V族窒化物半導体層を 組み合わせたヘテロ接合を代わりに用いてもよい。ま た、ヘテロ接合を用いずに、上記のA1GaN層の代わ りに、Siをドープしたn型GaN層を用いてもよい。 【0105】 (第17の実施形態) 本実施形態は、図2 6 (a) に示されるように、第1の実施形態におけるス イッチング素子であるパワーFET10として、GaN 系MESFET10Aを用い、このGaN系MESFE 20 T10Aに、保護素子としてのGaN系ショットキーダ イオード20Aが内蔵されているものである。具体的に は、GaN系MESFET10Aのソース・ドレイン間 に、横型のGaN系ショットキーダイオード20Aが接 続されている。

【0106】また、図26(b)に示されるように、こ れらのGaN系MESFET10A及びGaN系ショッ トキーダイオード20Aは、同一基板上に集積されてい る。即ち、例えばサファイア基板21上に、GaNバッ のA1GaN層24が順に積層して形成されている。ま た、GaN層23とA1GaN層24とのヘテロ接合部 に接続して、2つのn型GaN層26がGaN層23上 に形成されている。

【0107】更に、2つのn型GaN層26上にそれぞ れオーミック接触して、ソース電極とカソード電極とを 兼用する電極(以下、単に「ソース・カソード兼用電 極」という)27a及びドレイン電極27bが形成され ている。また、2つのn型GaN層26に挟まれたA1 GaN層24上にショットキー接触して、ゲート電極2 8 a が形成されている。また、ソース・カソード兼用電 極27aを間に挟んでゲート電極28aの反対側のA1 GaN層24上にショットキー接触して、アノード電極 28 b が形成されている。

【0108】即ち、本実施形態は、スイッチング素子 (パワーFET10) としてのGaN系MESFET1 OA及びその保護素子としてのGaN系ショットキーダ イオード20を同一基板上に集積したものである。次 に、図26 (b) のGaN系MESFET10A及びG a N系ショットキーダイオード2 O A の製造方法の一例 50 4 (a) ~ (d) に例示される場合と同様であり、その

について、図27 (a) ~ (d) を用いて説明する。 【0109】先ず、半絶縁性のサファイア基板21上 に、厚さ5nmのGaNバッファ層22、厚さ3000 nmのアンドープのGaN層23、厚さ30nmのアン ドープのAlGaN層24を順に成長させる。こうし て、GaN層23とAlGaN層24とのヘテロ接合構 造を形成する(図27(a)参照)。次いで、A1Ga N層24上に形成したSiOz膜を選択的にエッチング 除去し、2箇所に開口部を有するSiO2パターン25

を形成した後、このSiO₂パターン25をマスクとし てA1GaN層24及びGaN層23の一部を順に選択 的にエッチング除去し、GaN層23表面を露出させる (図27(b)参照)。

【0110】次いで、これら2箇所の露出させたGaN 層23上にそれぞれ、5×10¹⁸ c m⁻³程度の高濃度に Siを添加したn型GaN層26を選択的に成長させる (図27 (c) 参照)。次いで、これら2つのn型Ga N層26にそれぞれオーミック接触するTaSi/Au 積層構造のソース・カソード兼用電極27a及びドレイ ン電極27bを形成する。また、これら2つのn型Ga N層26に挟まれたAlGaN層24上にショットキー 接触するTi/WSi/Au積層構造のゲート電極28 aを形成すると共に、ソース・カソード兼用電極27a を間に挟んでゲート電極28aの反対側のAlGaN層 24上にショットキー接触するTi/WSi/Au積層 構造のアノード電極28bを形成する(図27(c)参 照)。

【0111】このような一連の工程を経て、図26

(b) に示すGaN系MESFET10A及びGaN系 ファ層22、アンドープのGaN層23及びアンドープ 30 ショットキーダイオード20Aが同一基板上に集積され ているGaN系半導体装置を作製する。以上のように本 実施形態では、GaN系MESFET10A及びGaN 系ショットキーダイオード20Aが、共通の材料を用い た共通の工程によって同時的に形成される。即ち、Ga N系MESFET10Aを作製する工程で、選択的エッ チングや選択的結晶成長のためのマスクパターンに修正 を加えるだけで、何ら工程を煩雑化したり増加したりす る必要はない。従って、スイッチング素子とGaN系シ ョットキーダイオードをそれぞれ各別の電子部品として 作製し、接続する場合に較べて、製造コストの低減を実 40 現するのみならず、集積化による部品の小型化を達成 し、延いては電力変換装置の小型化を実現することがで きる。

> 【0112】また、GaN系ショットキーダイオード2 O Aが、同一基板上に形成されているG a N系MESF ET10Aの保護素子として機能する。そして、このG a N系半導体装置を電力変換装置の電力変換回路である インバータ回路又はコンバータ回路のスイッチング素子 に用いる場合、その構成は第1の実施形態の図3又は図

作用効果も上記第1の実施形態において述べたものと同 様である。

【0113】但し、この電力変換装置の場合、前述した 高いインバータ効率又はコンバータ効率の達成に伴い、 GaN系ショットキーダイオード20Aを内蔵したGa N系MESFET10Aは、同一性能の従来のpn接合 構造のツェナーダイオードを内蔵したSi系MOSFE Tと比較して、そのチップ面積を縮小することが可能に なる。また、インバータ回路又はコンバータ回路からな る電力変換回路に使用する個数も大幅に低減することが 10 可能になる。従って、電力変換装置用の大幅な小型化を 実現することができる。

【0114】因みに、電力変換装置用のスイッチング素 子として、図26(a)、(b)に示されるようなGa N系ショットキーダイオード20Aを内蔵したGaN系 MESFET10Aを試作したところ、同一性能の従来 のpn接合構造のツェナーダイオードを内蔵したSi系 MOSFETの場合に較べて、チップ面積を例えば1c m²から16 mm²に縮小することができた。また、上記 の試作したスイッチング素子を電力変換装置の電力変換 20 合わせた場合について説明したが、例えばIGBT80 回路としてのインバータ回路に組み込んだ場合には、必 要とするチップ数を従来の場合の半分以下に低減するこ とができた。また、電力変換回路としてのコンバータ回 路に組み込んだ場合には、必要とするチップ数を従来の 場合の例えば32個から8個に低減することができた。

【0115】なお、本実施形態では、スイッチング素子 (パワーFET10) としてGaN系MESFET10 Aと第1の実施形態における保護素子としてのGaN系 ショットキーダイオード20とを同一基板上に集積した 場合について説明したが、スイッチング素子とその保護 30 素子との集積は、この組合せに限定されるものではな い。例えばGaN系MESFET10Aと第2~第7の 実施形態における保護素子としてのGaN系ショットキ ーダイオード40、40A~40Eの何れかとを同一基 板上に集積することも可能である。

【0116】 (第18の実施形態) 本実施形態は、図2 8 (a) に示されるように、第1の実施形態におけるパ ワーFET10の代わりに、IGBT80を用いたもの である。具体的には、スイッチング素子としてのIGB T80のエミッタ・コレクタ間に、保護素子としてのG 40 a N系ショットキーダイオード20が接続されている。 【0117】ここで、図28 (b) に示されるGaN系 ショットキーダイオード20は、第1の実施形態の図1 (b) に示されるものと同一であり、その構造及びその 製造方法についての説明は省略する。また、図28

(a) に示した I GBT 8 0 及びGa N系ショットキー ダイオード20を電力変換装置の電力変換回路であるイ ンバータ回路又はコンバータ回路に用いる場合には、第 1の実施形態の図3又は図4(a)~(d)に例示され る回路図において、パワーFET10をIGBT80に 50 減することが可能になる。このため、電力変換装置用の

よって置換すればよく、その基本的な回路構成は同一で ある。このため、この場合の電力変換装置の電力変換回 路であるインバータ回路又はコンバータ回路の図示は省 略する。

【0118】以上のように本実施形態では、スイッチン グ素子であるIGBT80の保護素子として用いられる GaN系ショットキーダイオード20が、600Vを超 える耐圧を有していることから、IGBT80は少なく とも500 V以上の高耐圧での例えば100 A以上の大 電流動作が容易に可能になる。また、第1の実施形態の 場合と同様、動作瞬時の突入電流又はサージ電圧が印加 する場合であっても、GaN系ショットキーダイオード 20が保護素子として機能する前に IGBT 80が発熱 により破壊されることを防止することが可能になるた め、安定動作が保証され、電力変換装置の信頼性を高め ることができる。

【0119】なお、本実施形態では、スイッチング素子 としての I G B T 8 0 に第1の実施形態における保護素 子としてのGaN系ショットキーダイオード20を組み に第2~第16の実施形態における保護素子としてのG a N系ショットキーダイオード40、40A~40E、 60、60A~60E又はGaN系ショットキーゲート FET70、70A、70Bの何れかを組み合わせるこ とも可能である。

[0120]

【発明の効果】以上詳細に説明したように、本発明によ れば、電力変換装置の電力変換回路を構成するスイッチ ング素子の保護素子として、オン電圧が1V以下と低 く、耐圧が300V以上と高いGaN系ショットキーダ イオード又はGaN系FETが用いられることにより、 スイッチング素子の低オン電圧動作が容易に可能にな る。このため、電力変換回路として例えばインバータ回 路又はコンバータ回路を用いる場合、損失を低下させ て、高いインバータ効率又はコンバータ効率を達成する ことが可能になり、電力変換装置の高効率化を実現する ことができる。また、動作瞬時の突入電流又はサージ電 圧が印加する場合であっても、高耐圧のGaN系ショッ トキーダイオードが保護素子として機能するため、スイ ッチング素子の安定動作が保証され、電力変換装置の信 頼性を高めることができる。更に、スイッチング素子の 高耐圧での大電流動作が容易に可能になる。

【0121】また、電力変換装置の電力変換回路を構成 するスイッチング素子としてのGaN系FETとその保 護素子としてのGaN系ショットキーダイオードとが同 一の基板上に集積されていることにより、従来のpn接 合構造のツェナーダイオードを内蔵したSi系MOSF ETと比較して、そのチップ面積を縮小することが可能 になると共に、電力変換回路に使用する個数も大幅に低 大幅な小型化を実現することができる。

【図面の簡単な説明】

【図1】(a)は本発明の第1の実施形態に係るスイッ チング素子としてのパワーFET及びその保護素子とし てのGaN系ショットキーダイオードを示す回路図であ り、(b) はそのGaN系ショットキーダイオードを示 す概略断面図である。

【図2】 (a) ~ (d) はそれぞれ図1 (b) に示され るGaN系ショットキーダイオードの製造方法を説明す るための工程断面図である。

【図3】図1 (a)、(b) に示されるパワーFET及 びGaN系ショットキーダイオードを用いたインバータ 回路を有する電力変換装置を示す回路図である。

【図4】 (a) ~ (d) はそれぞれ図1 (a) 、 (b) に示されるパワーFET及びGaN系ショットキーダイ オードを用いたコンバータ回路を有する電力変換装置を 示す回路図である。

【図5】本発明の第2の実施形態に係る横型のGaN系 ショットキーダイオードを示す概略断面図である。

方法の一例を説明するための工程断面図 (その1) であ る。

【図7】図5のGaN系ショットキーダイオードの製造 方法の一例を説明するための工程断面図 (その2) であ

【図8】図5のGaN系ショットキーダイオードの製造 方法の他の例を説明するための工程断面図である。

【図9】本発明の第3の実施形態に係る横型のGaN系 ショットキーダイオードを示す概略断面図である。

系ショットキーダイオードを示す概略断面図である。

【図11】本発明の第5の実施形態に係る横型のGaN 系ショットキーダイオードを示す概略断面図である。

【図12】本発明の第6の実施形態に係る横型のGaN 系ショットキーダイオードを示す概略断面図である。

【図13】本発明の第7の実施形態に係る横型のGaN 系ショットキーダイオードを示す概略断面図である。

【図14】本発明の第8の実施形態に係る縦型のGaN 系ショットキーダイオードを示す概略断面図である。

【図15】図14のGaN系ショットキーダイオードの 40 製造方法の一例を説明するための工程断面図である。

【図16】本発明の第9の実施形態に係る縦型のGaN 系ショットキーダイオードを示す概略断面図である。

【図17】本発明の第10の実施形態に係る縦型のGa N系ショットキーダイオードを示す概略断面図である。

【図18】本発明の第11の実施形態に係る縦型のGa N系ショットキーダイオードを示す概略断面図である。

【図19】本発明の第12の実施形態に係る縦型のGa N系ショットキーダイオードを示す概略断面図である。

【図20】本発明の第13の実施形態に係る縦型のGa 50 31

N系ショットキーダイオードを示す概略断面図である。 【図21】本発明の第14の実施形態に係る縦型のGa N系ショットキーゲートFETを示す概略断面図であ

【図22】図21のGaN系ショットキーゲートFET の製造方法の一例を説明するための工程断面図(その 1) である。

【図23】図21のGaN系ショットキーゲートFET の製造方法の一例を説明するための工程断面図(その 10 2) である。

【図24】本発明の第15の実施形態に係る縦型のGa N系ショットキーゲートFETを示す概略断面図であ

【図25】本発明の第16の実施形態に係る縦型のGa N系ショットキーゲートFETを示す概略断面図であ

【図26】(a)は本発明の第17の実施形態に係るス イッチング素子としてのGaN系MESFET及びその 保護素子としてのG a N系ショットキーダイオードを示 【図6】図5のGaN系ショットキーダイオードの製造 20 す回路図であり、(b) はそのGaN系ショットキーダ イオードを内蔵しているGaN系MESFETを示す概 略断面図である。

> 【図27】 (a) ~ (d) はそれぞれ図26 (b) に示 されるGaN系ショットキーダイオードを内蔵している GaN系MESFETの製造方法を説明するための工程 断面図である。

【図28】 (a) は本発明の第18の実施形態に係るス イッチング素子としてのIGBT及びその保護素子とし てのGaN系ショットキーダイオードを示す回路図であ 【図10】本発明の第4の実施形態に係る横型のGaN 30 り、(b)はそのGaN系ショットキーダイオードを示 す概略断面図である。

【符号の説明】

スイッチング素子としてのパワーFET 10

1 0 A スイッチング素子としてのGaN系MESF ΕТ

20, 20A, 40, 40A~40E, 60, 60A~ 保護素子としてのGaN系ショットキーダイ オード

絶縁性又は半絶縁性のサファイア基板 21, 41

22,42 GaNバッファ層

23、54、69、79 アンドープのGaN層

アンドープのA1GaN層 24

26、44、72 n型GaN層

27,52 カソード電極

27 a ソース・カソード兼用電極

27 b、78 ドレイン電極

28, 28b アノード電極

28 a ゲート電極

電力変換装置 3 0


交流電源


3 2	整流回路		6 2	n型G a N層
3 4	DC-ACインバータ回路		6 4	第1のアノード電極としてのTi電極
34a、3	34b、…、34d DC-DCコンバータ		6 5	第2のアノード電極としてのPt電極
回路			6 6	複合アノード電極
43,73	n·型GaN層		6 8	カソード電極
46,63	3、75 アンドープのA l _{0.2} G a _{0.8} N		70,70	A、70B 保護素子としてのGaN系シ
層			ョットキー	-ゲートFET
4 8	第1のアノード電極としてのTi電極		7 1	導電性のn型SiC基板
4 9	第2のアノード電極としてのPt電極		7 6	ソース電極
5 0	複合アノード電極	10	7 7	ショットキーゲート電極

【図1】


導電性のn型SiC基板

6 1






【図9】




【図2】

スイッチング素子としてのIGBT


34




【図11】




【図3】



【図4】





【図5】




- 40: 保護素子としてのGaN系ショットキーダイオード
- 41: サファイア基板 42: GaNノベッファ層
- 43: n*型GaN層
- 44: n型GaN層
- 46: アンドーブのAl。Ga。N層 48: 第1のアノード電極としてのTi電極 49: 第2のアノード電極としてのPt電極
- 50: 複合アノード電極
- 62: カソード電極

【図10】






【図14】




- 60: 保護業子としてのGaN系ショットキ
- 61: n型SIC基板
- 62: n型GaN層
- 63: アンドープのAla:GRacN層
- 64: 第1のアノード電極としてのTi電極
- 65: 第2のアノード電極としてのPt電極
- 66: 複合アノード電極
- 68: カソード電極


【図18】




【図20】





【図25】




【図15】








【図19】





60D: 保護素子としてのGaN系ショットキーダイオード

【図21】



- 70: 保護素子としてのGaN系ショットキーゲートFET
- 71: n型SiC基板
- 72: n型GaN層 73: n^{*} 型GaN層
- 75: アンドープのAla:Gaa.N層
- 76: ソース電極
- 77: ショットキーゲート電極
- 78: ドレイン電極





【図28】 【図27】 ー24:アンドープの AlGaN層 **〜23** (a) 80: スイッチング 衆子として のヘワーIGBT アンドープのGaN層 (B) GaNハッファル ~ 22 サファイア基板 -21 25:SiO₂ハ・ターン 保護素子としての GaN系ショットネー・ダイオート: 20 -O G - 23 (b) - 22 -21 26:n型GaN層 26 (P) -23 20: 保護素子としての (CaN系ショットキー・ダイオート (c) ~ 22 -21 . アノート 電極 26n型GaN層 -24 アントープのAIGaN層 -23 - 27b: カソート 電極 アントープのGaN層 - 26 -22 GaNハ・ッファ層 - 23 (d) -21 ~ 22 サファイア基板 -21

フロントページの続き

(51) Int. Cl. ⁷		識別記号	FΙ		テーマコード(参考)
H01L	27/088		H 0 1 L	29/44	S
	27/095			27/08	3 1 1 B
	29/41		•	27/04	H
	29/78	6 5 5			
		657			
	29/812				
	29/872				

Fターム(参考) 4M104 AA03 AA04 AA09 BB05 BB06

BB07 BB08 BB09 BB14 BB18

BB27 CC01 CC03 DD16 DD37

DD68 EE09 EE16 FF01 FF02

FF06 FF13 FF22 FF32 GG03

GG08 GG12 GG18 HH14 HH20

5F038 BG03 BH04 BH15 CD16 DF01

EZ02 EZ12 EZ14 EZ15 EZ20

5F048 AA02 AC10 BA01 BA14 CC06

5F102 GA14 GB01 GB04 GC01 GC07

GD01 GJ10 GL04 GM04 GQ01

GT03 HC01

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.